|
![]() |
PCB及電子零件焊錫吃得好不好(潤濕、不潤濕、縮錫、退潤濕)的原理是什麼?
很多朋友可能都沒有細想過焊錫吃得好與不好的原理是什麼?有哪些因素會造成零件空焊?
一般IPC工業標準的英文版本以Wetting(潤濕)來形容吃錫確實非常傳神,把焊錫想像成「水」的樣子,有「潤濕 」就表示吃錫吃得好,沒有被「潤濕 」就是「不潤濕 」則表示吃錫吃得不好,或甚至沒吃錫。
那是什麼因素影響了「潤濕」的程度呢?潤濕的終極表現可以用有沒有形成IMC(Intermetallic Compound)來做最終確認,而IMC其實是一種化學反應的結果,如果是銅基地的PCB(OSP是也)則板子上的銅會與錫膏中的錫生成Cu6Sn5,如果是鎳基地的PCB(ENIG是也)則板上金層下面的鎳會與錫膏中的錫生成Ni3Sn4,IMC的生成物是一種化合物,而想要讓焊錫形成化學反應就需要「熱能」,熱能又取決於溫度,這裡可能要再加上時間,但能不能直接以Reflow溫度曲線下的面積(溫度 x 時間)來計算就有待商榷。
總之,到目前為止【溫度】就是決定錫膏潤濕(吃錫)是否良好的主要因素,也就是說當給予的溫度高於錫膏熔錫的溫度使其可以形成IMC就可以形成良好的吃錫,換個比較學術的說法,當給予的熱能高過PCB的表面處理及錫膏的「表面能」,就能形成化學反應,所謂的「表面能」是創造物質表面時,破壞分子間化學鍵所需消耗的能量。
以上是理想的狀態,那如果PCB的表面處理或是錫膏氧化了,它們的表面能就會隨著氧化程度而增加,但SMT的回焊(Reflow)溫度卻是固定的,因為有些零件設計不可以耐到更高溫,於是給予的熱能不變,但表面能增加的情況下就會造成潤濕不良的情形,當氧化程度不是很嚴重時,就會發生部份可以潤濕,部份不潤濕的縮錫(De-Wetting)現象,大陸稱「縮錫」為「退潤濕」,當氧化非常的嚴重就會造成不沾錫/不潤濕(Non-Wetting)的現象。
所以影響焊錫潤濕的因素為「溫度」與「氧化」程度。
請注意:這裡的溫度指的是要錫膏與需要生成焊接位置的溫度,既使環境溫度已經達到了融錫溫度,但需要焊接的位置如果仍然未超過其表面能的溫度,就會發生錫膏融化了但卻流動到鄰近已經焊墊或零件焊腳溫度已經上升到超過表面能的位置。
所以有時候SMT工廠會有某些焊錫不良的現象是:焊錫全部集中在零件腳或是全部集中在PCB焊墊的位置,而其他地方則沒有焊錫,就是有一方的表面處理可能已經氧化,造成其表面能升高,當一方可以吃錫,另一方不能吃錫,就會形成這樣的缺陷。
另外一個現象是PCB的焊墊上鋪設了大面積的銅箔,銅箔面積越大就需要供給更多的熱能才能使其昇溫,可是零件腳因為直接暴露在環境大氣中,所以昇溫很快,這時候如果回焊爐的溫度曲線調得不夠好,板子進度回焊區(reflow zone)前彼此的溫差太大,也會造成焊錫全部跑到零件腳的情形,所以有些PCB 會特意在這種焊墊上設計熱阻(Thermal Relief)來降低其影響。
請注意!以上觀念只是個人心得,不見得都是最正確,服用前請三思~
延伸閱讀:
迴流焊的溫度曲線 Reflow Profile
如何挑選錫膏 (Solder paste selection)
電路板上常見的焊錫缺點中英文對照與解釋
BGA虛焊NWO(Non-Wet-Open)形成的原因及可能解決方法
|
訪客留言內容(Comments)
// Begin Comments & Trackbacks ?>殘銅率(Residual coper rate)在PCB業界的用語是指銅箔被蝕刻後留存的線路面積比,通常在壓合多層板時我們拿來計算玻纖膠片(Prepregs)填充厚度的基礎。一般設計工程師計算阻抗例如2116: 4.2mil那是未計算殘銅率的Scal flow,如果計算殘銅率後就會在3.8-4.4之間漂移。以上並未加入Resuin content考量,也就是說若以2116MR,2116HR則結果是不一樣的。
熊老师,对于焊盘或引脚不上锡的问题,如果炉温调试OK,那么是不是就可以基本认定是PCB的焊盘或物料引脚有问题,即使是从表面直接观察并无氧化现象(比如焊盘或引脚发黑)。还有就是PCB表面镀层的处理是不是也会影响最终的焊接效果?比如喷锡板如果表面镀层比较薄,或者沉金板在镀层过程中里面杂质过多都会影响最终的焊接效果,但是这些问题在没有专业设备的情况下是很难分析的,不知道熊老师有没有更好的方法呢?
熊老师,现在我们这里遇到的问题是比如一批板,几十块到一百多块不等,其中就会掺杂,一块,几块甚至十几块的不上锡板子,很多时候都是PCB焊盘不上锡,通过外表观察又很难,又没有多余的板子去做上锡实验,客户问我们要原因,我们只能给客户说是PCB焊盘氧化的问题,处境很尴尬。
熊老師您好:
我們的測試手法是
1. 樣本裁至5*5 cm內
2. 板子塗上液體助焊劑
3. 將樣本浸入錫爐內5秒
4. 取出樣本,待冷卻觀察上錫狀態
較大的點位都能成功吃錫,但密集的BGA偶爾會有幾顆未吃錫的現象,故想詢問老師的建議,謝謝
工作熊前輩您好,
想請問目前廠內有發現一種狀況,在QFN元件與PCB PAD上的錫膏有些微搭上的情況下,經過REFLOW後,錫卻無爬上QFN上PIN的側壁,且接近QFN膠體中心的PIN上的錫膏皆無吃錫,PCB上的PAD呈現集中於PAD外側,內側的錫膏有被往外拉的狀態。該元件打成分後皆無異物及汙染成分,因此懷疑是QFN與錫膏接觸面積太小,造成錫膏集中於PCB PAD,且錫不會爬上QFN側壁與QFN內側。但這點我不知該以哪些學理說明,向熊大請教
QFN |
_________|
_____/////\\\\___
PAD
訪客留言注意事項:
1.首次留言須通過審核後內容才會出現在版面上,請不要重覆留言。
2.留言時請在相關主題文章下留言,與主題不相關的留言將會被視為垃圾留言,請善加利用【搜尋框】尋找相關文章,找不到主題時請在「水平選單」的「留言板」留言。
3. 留言前請先用【搜尋框】尋找相關文章,自己做一點功課後再留言。沒有前因後果的內容,工作熊不一定會瞭解你在說什麼,就更無法回答你的問題。
4. 工作熊並非某一方面的專家,所以回答的內容或許會有不正確的地方,服用前還請三思。如果您想詢問關於電路板方面的工程問題,請前先參考這篇文章【詢問工程問題,請提供足夠的資訊以利有效回答】 把自己的問題想清楚了再來詢問,並且請提供足夠的資訊,這樣才能有效回答問題。
5. 工作熊每則留言都會看,但不會每則留言都回答,尤其是只有問候之類的內容。
6. 留言詢問時請注意您的態度,工作熊不是你的「細漢」,更沒有拿你的薪水,所以不接受吆喝工作熊的態度來回答你的問題。
7. 原則上工作熊不接受私下電子郵件、電話、私訊、微信或任何即時通聯絡。
8. 自2021年7月起Google將停止最新文章電子郵件通知,如果你想隨時接收部落格的最新文章可以參考這裡。
PCB的殘銅率確實會影響銲錫品質