開發新產品有三個驗證階段(EVT/DVT/PVT)

EVTDVTPVT新產品開發時,通常都會透過試產(Trial run)來取得原型樣機(Prototype) ,一方面是為了讓研發者可以拿樣機來作進一步的測試,另一方面也可以讓製造工廠盡早瞭解這個新產品的製程,並即時準備量產事宜,各單位也可以就樣機的測試結果提出一些相關的建議。

一般來說,製造端必須提出一些(DFM, Design For Manufacturing,與製造生產相關的意見),免得設計者高高興興的把產品功能及外觀設計得非常完美,但製造工廠卻生產不出來的窘境,當然還有許多其他相關單位都會提出相關意見,比如說設計品管部門(DQ)會提出這項產品功能驗證測試的結果。







在新產品在開發上一般會有三個試產的驗證階段,每個階段都可以再細分好幾次,比如說 EVT1, EVT2,…,或是直接跳過,原則上試產應視實際需求而定,還有不要為了試產而試產,試產一定要有目的或必須性,否則產品試產既浪費金錢也浪費時間,因為每次的試產都要有研發及製造相關的工程師在場(on-site),如果是自己的工廠還好,如果試產在代工廠,那就真的很麻煩。

下面是新產品試產的三個階段EVT、DVT、PVT的相關說明,有些公司可能不是使用這個名詞,但精神上大同小異:

EVT : Engineering Verification Test (工程驗證測試階段)

一般在EVT階段所生產出來的樣機只有組裝電路板 (PCBA),而且是那種很大一片的板子,我們通常稱之為【Big Board】,研發工程師通常會先把他想要驗證的想法或是無法決定的設計擺在這種板子上面。所以這種設計通常是硬體電路的工程驗證(verification)、除錯(debug)之用而已,你可能很難想像這種電路板日後會成為輕巧的手機或是產品。

大體來說,如果所研發的產品屬於全新的平台,第一次剛設計出來時,問題一定很多,有時候甚至只會是實驗性質,研發工程師可能都還沒個底,到底要採取哪種可行的設計方案?所以有可能會有好幾次的EVT試產,得視研發狀況而定,重點是要有足夠的時間及樣品好讓研發工程師可以驗證其想法。有一點要提醒的,每次的樣品試產都是一筆不小的費用,能用一次EVT就解決的話就不要做第兩次EVT。

如果設計是屬於修改既有產品的設計,那就會比較簡單,因為不會有太多的新技術,也就不需要太多的EVT試產,有時候甚至會直接跳過EVT而進入下一個階段。

EVT 的重點:所有可能的設計問題都必須被提出來一一修正, 所以重點在考慮設計的可行性,並檢查是否有任何規格被遺漏了。

DVT: Design Verification Test (設計驗證測試階段)

這是研發的第二階段,所有設計的發想應該都已經完成了。這個時候會把機構的外殼加上來,另外電路板也要達到實際的尺寸大小,這樣才可以把電路板整個放到機構殼之中。

這個階段的機構外殼可能一開始只拿一塊大的樹脂用雷射雕刻所製作出來的樣品(mockup),或是用軟模具所生產出來的產品而已,現在應該有機會用3D列印機來成型,目的是希望在模具發包真正量產前,用來驗證機構外殼的設計是否符合需求,因為真正的模具費用很貴,所以要先驗證沒有問題了才能正式開模。

這個階段要驗證整機的功能,重點是把設計及製造的問題找出來,以確保所有的設計都符合規格,而且可以量產。

PVT: Production Verification Test(生產驗證測試階段)

這個階段之前,所有關於產品設計的驗證工作應該都要全部完成,也就是說,所有設計上的驗證都必須告一段落,原則上不可再有設計上的變更,當然後續市場或是量產後的設計變更不在此限。

這個階段試產的目的是要做製造工廠大量生產(Mass Production)前的製造流程測試,所以必須要生產一定數量的產品,所有的零件都應該要求供應商使用正式模具或是量產工具所生產出來,不再是EVT的手工樣品,而且生產線所有的生產程序也都要符合製造廠的標準量產程序,也就是必須要有整條生產線的流程,不能再是走走停停的生產。

另外還要計算所有的治工具、測試治具及生產設備數量是否可以符合大量產後的產能(capacity)。

不過在新產品的開發過程中可不是只有「試產」喔!在整個新產品的開發週期裡其實包含了從提案、市調、研發、試賣、量產、持續改善、終產好幾個階段,試產只是研發階段的細項,因為需要比較多人參與,所以才會比較受到重視。

相關閱讀:
簡介產品生命週期(PLC) I
簡介產品生命週期(PLC) II

另外,試產的名稱各家命名也各有不同,有人會用SR/ER/PR,有人用C0~C6,也有人用最簡單的A-Run/B-Run/C-Run…等,不過大體上步驟及方法都雷同。


延伸閱讀:
用產線紀律來判斷一家代工廠的好壞
測試工程師(Testing Engineer)在公司的角色
電子製造工廠如何產出一片電路板

訪客留言內容(Comments)

很受用,谢谢.

每個公司的作法或許有些不同。
有問題的話歡迎討論喔!

請教熊大PCB化金製程
1.化金製程厚度 : 金手指(鍍金接點)和3~5μm,化學鎳(Ni)120~150μ in(假設130μm) , 化學金PAD 1μ in.次厚度可行嗎
2.此參數在SMT生產,品質是否穩定.
3.另黑墊產生有可能是在那一個環節.

Steven;
如果我猜的沒錯,你的板子應該是ENIG的finished。所以下面就針對ENIG來討論。
金層的厚度只有3~5μ in是沒有辦法作成一般摩擦式的金手指。如果僅僅是一般按鍵的金手指就無所謂。至於金層的厚度只剩下1μ in會不會有何影響,基本上要先瞭解金層在這裡做何用途?就一般的使用情況下,金層都是用來隔絕空氣以避免其底下的鎳層氧化(就ENIG),所以金層越薄其防氧化的能力就越差,一般我們會定義最好要有1μ in的厚度,如果較薄的金層使用在焊錫處,只要在鎳還沒氧化前儘快用掉就沒事了,因為「金」會溶解在焊錫中,如果是用在類似按鍵這種金手指地方,金層下面的鎳就會隨著時間慢慢浮上來,到最後氧化形成黑點造成接觸不良,越薄的金層就越嚴重。
至於黑墊或黑鉛與金層無關,它最主要是IMC下面的富磷層(P-rich)造成的,但就如同上面所言,金層越薄,鎳就越可能氧化造成焊錫不良。
以上為個人意見。

我司是Cable modem R&D,PCB表面處理 PAD 化金1u ,在SMT單面製程比較保險,但双面製程表面處理 PAD 化金2~3u,可避免Ni氧化,這樣說合理是嗎?

2. 或許可能問題在於Ni吧,Ni是讓浸金附著在表面,形成化金,但奇怪,金不是抗氧化嗎?
板廠不會說實話,只能從SMT去驗證它說,同事說太薄Ni就會浮出來了,Ni 100u以下才算薄嗎?
3. 白蓉生研究報告內指出:故鎳層會造成高頻訊號
(Signal)能量方面的損失(Signal Loss),不可不事先考慮。若必須鍍鎳
時其厚度也應低於2.5m m(100m in),以減少功能方面的異常,
(我司CB產品對訊號很敏感)
4.大陸板廠最近要求化金降至2u,成本考量,我不理會,堅持3u嗎?
5. 白蓉生研究報告內指出阻隔效應(Barrier Effect)
 電鍍鎳或化學鎳,對金與銅之間的遷移(Migration)或擴散
(Diffusion)都具有阻絕效應,後者尤佳。當板子處於高溫環境中時,金與
銅的『相互往來』將會增快。以板邊金手指而言,其『接觸電阻』(Contact
Resistance)的品質對整體功能頗具舉足輕重的地位,一旦金層遭銅侵入,整
體功能自然受損。下表2即為各種鎳層厚度經1000小時高溫考驗後,其接觸電
阻值劣化的對照數據。
G/F中鎳厚度65℃中之接觸性125℃中之接觸性200℃中之接觸性
0.0mm 100% 40% 0%
0.5mm 100% 90% 5%
2.0mm 100% 100% 10%
4.0mm 100% 100% 60%

由表2之實驗數據可知,低溫環境中銅與金之間的遷移並不會造成『接觸
電阻』的障礙,甚至無鎳層的存在也不致發生太大的麻煩。常用的大哥大手機
與呼叫器等,其化鎳厚度只需80m in即已足夠達到阻隔效應。現實中一般規格
對鎳厚都要求在150m in以上,似嫌稍苛。(這個幫我解惑一下)
以上感謝…

1. 我司的ENIG只要求2μ in的金層,可以過雙面reflow。
2. 金的確是可以抗氧化,但是金層太薄就無法有效的保護其底下的鎳層氧化。
3. 鎳層的厚度是否會影響signal我沒有研究,所以無法comment。
4. 就如同第1項所說的,我司的ENIG只要求2μ in的金層,你可以先嘗試一個板號看看。
5. 我們公司的板子也是要求1502μ in的鎳層厚度,目前的信賴度都還可以。電子遷移的確存在金與銅之間,但速度非常緩慢,當然,如果你的產品會在高溫或高濕的環境下使用,電子遷徙將可能加劇,如果只是cable modem,使用上5年就已經很久了,應該沒有太大的問題。

PVT 的內文第一句,有個字怪怪的0.0…應改? 應該?

js kan;
改過來了,謝謝您的通知讓文章更有可讀性。

熊大:
請問你有使用過 GC-POWER STATION(GC-CAM),這套軟體業界使用評價如何

steven;
對不起,我沒有用過耶!

熊大:
請教目前SMT設備品牌,在於SMT設備流線中軌道寬約5mm,PCB Layout也因此需設置板邊上下5mm禁置區,此範圍內不可有Layout PAD,據我所知設備有FUJI,SANYO,UNIVERSAL,Samsung,JUKI.
請問還有那些機器

其實你大概已經列出了大部分的廠牌了。
我只知道還有Panasonic的機器,你沒有列到,其它的我就不清楚了。

Hi 熊大
陰陽板雙面製程問題請教:
Reflow双面製程,上下(TOP面 & BOT面)階有零件含R,C,L,SOT23,323,89晶體類,diode類,T0252,SOIC,BGA,以9區迴焊爐(熱風式循環)馬鞍型曲線設定,TOP面&BOT面零件R,C,L,SOT23,323,89晶體類,diode類,T0252,SOIC在熔錫區溫度有3~6度溫差,則BGA內部 TOP面&BOT面有8~12度的溫差,所以BGA双面製程是OK的,但QFN 56P~128P在BOT面,Reflow有可能掉落,我的印象是這樣.不知是否有誤差

會有零件掉落問題時可以考慮:
1. 調整上下溫區,讓上溫區比下溫區稍微高一點點。
2. 採用點膠作業,也就是在有掉落風險的零件上點紅膠來增加固定。
3. 採用過爐托板(reflow carrier)來支撐有掉落風險的零件。
一般來說,我們的QFN不會有掉落的風險。

Hi 熊大
上面的我都有衡量過,我是想問你們是否有做過PCB表面溫度量測,零件含R,C,L,SOT23,323,89晶體類,diode類,T0252,SOIC,TOP面 BOT面溫度差異,和BGA TOP面 BOT面溫度差異

在正常的情況下,我們是不會量測板子的上下面的溫度差異的,而且一般的量測也都是重點部位而已,如BGA,即使是陰陽板,我們也可以把它視作是一片較大的板子來處裡,幾乎不會量測R,C,L,SOT203這種小零件,因為他們的溫度不太會受到shadow的影響。而且既使有零件掉落,也有方法可以解決。

Hi 熊大
請教
產品上有QFN50P~150P Layout,鋼板開法是否要注意,其中Ground 的開法錫量不可太多,零件容易浮高,造成pin腳open,若雙面製程都有QFN150P Layout,請問你們的作法是?  

接地的部份我們會將鋼板開成格子狀,也就是多個「田」字,這樣也可以降低氣泡的形成。
QFN150 pin 的確是有可能掉落,可以考慮點紅膠於零件的角落處來加強附著力。
比較好的方法還是建議可以更改為同一面比較好。

Hi 熊大大
請問PCB零件45度置件問題!
這對SMT設備是否有影響,45度置件良率是否有這方面的訊息!

對不起,個人不瞭解「PCB零件45度置件」,需要進一步的資訊才能判斷問題。


訪客留言注意事項:
1.首次留言須通過審核後內容才會出現在版面上,請不要重覆留言。
2.留言時請在相關主題文章下留言,與主題不相關的留言將會被視為垃圾留言,請善加利用【搜尋框】尋找相關文章,找不到主題時請在「水平選單」的「留言板」留言。
3. 留言前請先用【搜尋框】尋找相關文章,自己做一點功課後再留言。沒有前因後果的內容,工作熊不一定會瞭解你在說什麼,就更無法回答你的問題。
4. 工作熊並非某一方面的專家,所以回答的內容或許會有不正確的地方,服用前還請三思。如果您想詢問關於電路板方面的工程問題,前先參考這篇文章【詢問工程問題,請提供足夠的資訊以利有效回答】 把自己的問題想清楚了再來詢問,並且請提供足夠的資訊,這樣才能有效回答問題。
5. 工作熊每則留言都會看,但不會每則留言都回答,尤其是只有問候之類的內容。
6. 留言詢問時請注意您的態度,工作熊不是你的「細漢」,更沒有拿你的薪水,所以不接受吆喝工作熊的態度來回答你的問題。
7. 歡迎您訂閱本部落格的最新文章,當有新文章時會主動以電子郵件通知你。

您有話要說(Leave a comment)

(required)

(required)